⑩日本国特許庁(JP)

⑪特許出願公開

四公開特許公報(A) 平3-295097

@Int. Cl. 3

識別記号

庁内整理番号

個公開 平成3年(1991)12月26日

G 11 C 16/06 27/115 29/788 H 01 L 29/792

> 9191-5L 8831-4M 7514-4M

G 11 C 17/00 H 01 L 27/10 3 0 9 C 434

29/78

371

審査請求 未請求 請求項の数 5 (全8頁)

❷発明の名称

不揮発性半導体記憶装置

②特 願 平2-95049

22出 頤 平2(1990)4月12日

②発 明 者 有 留 誠 @発 明 者 白 田 理 一郎 ⑫発 明 者 百 富 正 樹 ②発 明 者 岩 \blacksquare 佳 久 個発 明 者 桐 濢 亮 並 ②出 願 人 株式会社東芝

神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場内 神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場内 神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場内 神奈川県川崎市幸区柳町70番地

株式会社東芝柳町工場内 神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場内

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外3名

> BB 翻

1. 発明の名称

不揮発性半導体記憶装置

2. 特許請求の範囲

(I) 半男体基板上に絶疑膜を介して浮遊ゲートと 制御ゲートが積層形成された少なくとも一つのメ モリトランジスクとこれに直列接続された選択ゲ ートトランジスタとを有する不揮発性半導体記憶 装置において、メモリトランジスタの制御ゲート をOVとし、甚板に高電圧を印加してメモリトラ ンジスタの浮遊ゲートの電子を放出させるデータ 消去時、選択ゲートトランジスタのゲート電極に 基板に印加する高電位と同極性の所定電位を印加 するようにしたことを特徴とする不揮発性半導体 纪道袋置。

- (2) 府記選択ゲートトランジスタのゲート電板に 印加する所定電位がその下の絶疑表にかかる電界 を弱める値に設定されることを特徴とする請求項 1 記載の不揮発性半導体記憶装置。
- (3) 半導体基板上に絶隷版を介して浮遊ゲートと

制御ゲートが積層形成された複数のメモリトラン ジスタを用いたセルアレイを有する不輝発性半導 体記憶装置において、セルアレイ内のメモリトラ ンジスタの制御ゲートをOVとし、基板に急電圧 を印加してメモリトランジスタの浮遊ゲートの選 子を放出させるデータ消去時、セルアレイ内の消 去したくないメモリトランジスタの制御ゲートに 基板に印刷する高電位と同極性の所定電位を印加 するようにしたことを特徴とする不解発性半導体 紀億装置。

- (4) 前記消去したくないメモリトランジスタの制 御ゲートに印加する所定電位がその下の絶縁既に かかる電界を弱める値に設定されることを特徴と する請求項3記載の不揮発性半導体記憶装置。
- (5) 前記セルアレイは、複数のメモリトランジス タがそれらのソース、ドレインを隣接するもの同 士で共用する形で直列接統されたNANDセルを 配列して構成されていることを特徴とする請求項 3 記載の不揮発性半導体記憶装置。

3. 発明の詳細な説明

〔発明の目的〕

(産業上の利用分野)

本発明は、浮遊ゲートと制御ゲートを有する 電気的書き替え可能なメモリトランジスタを用い た不揮発性半導体記憶装置(EEPROM)に関 する。

(従来の技術)

 る。この様のメモリセルが複数個マトリクス配列 されてEEPROMが構成される。

このNANDセル型EEPROMの動作は次の 通りである。デーク古込みは、ピット線から違い 方のメモリトランジスタから願に行う。nチャネ ルの場合を説明すると、選択されたメモリトラン ジスクの制御ゲートには高電位 (例えば20 V) を印加し、これよりピット線側にある非選択メモ リトランジスタの制御ゲートおよび選択ゲートト ランジスクのゲート電極には中間電位(例えば 10V)を印加し、ピット線にはデータに応じて O V (例えば *1 *) または中間電位 (例えば) *0*)を印加する。このときピット娘の電位は 非選択メモリトランジスタを転送されて選択メモ リトランジスタのドレインまで伝わる。データ "1"のときは、選択メモリトランジスタの浮遊 ゲートとドレイン間に高電界がかかり、基板から 浮遊ゲートに電子がトンネル注入されてしきい値 が正方向に移動する。データ"0"のときはしき い確変化はない。

データ消去は、半導体基板(ウェル構造の場合は n 型半導体基板およびこれに形成された p 型ウェル)に高電位を印加し、すべてのメモリトランジスタの制御ゲートおよび選択ゲートトランジスタのゲート電極を O V とする。これにより全てのメモリトランジスタにおいて浮遊ゲートの電子が 基板に放出され、しきい値が負方向に移動する。

データ統出しは、選択ゲートトランジスタおよび選択メモリトランジスタよりピット線側の非選択メモリトランジスタをオンとし、選択メモリトランジスタの制御ヤートをOVとして、モのコングクタンスを読むことにより行われる。

この様な従来のNANDセル型EEPROMにおいて、データ消去時、選択ゲートトランジスタに着目すると、ゲート電極がOVで基板に高電位が印加されているから、そのゲート絶縁膜には高電界がかかる。したがってデータ消去を繰り返すと、選択ゲートトランジスタのゲート絶縁膜の絶縁耐圧の劣化が加速され、やがて絶縁破壊が生じて不良になるという現象が見られる。

同様の問題は、NANDセル型EEPROMに 限らず、同様のメモリトランジスタを用いる選択 ゲートを打つNOR型EEPROMにもある。

また従来のウェル構造のEEPROMでは、プロック消去ができないと言う問題があった。

(発明が解決しようとする課題)

以上のように従来のEEPROMには、データ消去時に選択ゲートトランジスタのゲート抢録 験に高電界がかかり、これが信頼性低下の原因になるという問題があった。

また従来のウェル構造のEEPROMでは、ブロック消去ができないと言う問題があった。

本允明は、この様な問題を解決して信頼性向上を図ったEEPROMを提供することを目的とす。

[発明の構成]

(課題を解決するための手段)

本発明は、第1に、浮遊ゲートと制御ゲートを有する少なくとも一つのメモリトランジスタと これに直列接続された選択ゲートトランジスタを

特閒平 3-295097(3)

持つEEPROMにおいて、メモリトランジスクの制御ゲートをOVとし、基板に高電位を印加してデーク消去を行う際に、選択ゲートトランジスタのゲート電極に基板にあたえる高電位と同極性の所定常位を印加するようにしたことを特徴とする。

本発明は、第2に、浮遊ゲートと制御ゲートを持つメモリトランジスタを用いたセルアレイ内のメモリトランジスタの制御ゲートを0Vとし、 弦板に 西電位を印加して データ消去を行う際に、セルアレイ内の消去したくないメモリトランジスタの制御ゲートに 甚板にあたえる高電位と同極性の所定電位を印加するようにしたことを特徴とする。

(作用)

本発明によれば、EEPROMのデータ消去 動作の繰り返しによる選択ゲートトランジスタの 経時的な絶縁耐圧特性の低下が防止され、信頼性 の高いEEPROMを得ることができる。

本発明によればまた、同じウェル内のセルア

レイの中の一部をデータ消去するプロック消去が 可能な E E P R O M を得ることができる。

(実施例)

以下、n テャネルFETMOSをメモリトランジスタとしたNANDセル型EEPROMの実施例について図面を参照して説明する。

荷書積層である。各メモリトランジスタの制御ゲ ート6は横方向に配列されるNANDセルについ て連続的に制御ゲート線 C G (C G 1 ~ C G 4) として配設され、通常これがワード線となる。メ モリトランジスタのソース、ドレイン拡散層であ る n 型階 S は隣接するもの同士で共用されて4個 のメモリトランジスクM1~M4 が直列接続され ている。これら 4 個のメモリトランジスタのドレ イン側、ソース側にはそれぞれ選択ゲートトラン ジスタ Q s1、 Q s2が設けられている。これら選択 ゲートトランジスタ Q slおよび Q s2のゲート絶叙 膜32はメモリトランジスタとは別にそれより原 く形成されて、その上に2届のゲート電極4。, 65 および46,66 が形成されている。これら のゲート電極4。、6、および4。、6、は、メ モリトランジスタML~M4 の浮遊ゲートと制御 ゲートを構成する第1層多結晶シリコン膜、第2 路多結晶シリコン膜を同時にパターニングして構 成されている。これら2周ゲート電極は所定間隔 でコンタクトして制御ゲート線CGの方向に連続

的に配設されて選択ゲート線SG1,SG2となる。 本子形成された基板上はCVD絶線膜11により返われ、この上にピット段12が配設トトルスクの選択ゲークタには、一方の選択シンクのドレイン拡散暦9には、コンシカクでして、 はがドープされている。他方の選択ゲートリスクで、2、2のソース拡散暦10は通常共通に配数される。

各ノモリトランジスクでの浮遊ゲート4とり型ウェル2間の結合容量は、浮遊ゲート4と制御ゲート6間の結合容量に比べて小さく設定されている。 具体的に形状寸法を説明すれば、 浮遊ゲート 4 は幅が 1 μm したがってメモリトランジスクのチャネル長が 1 μm であり、 深辺ゲート 4 は第 5 図に示すように素子分離絶験 1 3 上に片側 1 μm ずつ延在させている。 浮遊ゲート 4 下のゲート絶縁 膜 3 , は 例えば

1 1 0 A の無酸化限であり、層間絶縁膜5は350 A の無酸化限である。選択ゲートトランジスクQ s1、Q s2については、ドレイン側のトランジスクQ s1のチャネル長をソース側のトランジスクQ s2のそれより長く設定している。これはドレイン側の選択ゲートトランジスクQ s1にはピット線12を介して高電位が印加されることがあるために、パンチスルーを防止する必要があるためである。

この実施例のNANDセル型EEPROMの動作を、メモリトランジスタMI~MLからなるNANDセルに看目して次に説明する。第1図はデータ消去時の各部の電位関係であり、第2図はデータ消去、書き込みおよび読出しの一連の動作のタイミング図である。データ消去および書き込みは、メモリトランジスタの浮遊ゲートと同型ウェル間のF-Nトンネリングを利用した電荷のやり取りにより行われる。

まずデータ消去は、全ての制御ゲート線 C G 1 ~ C G 4 を 0 V とし、p 型ウェル 2 および n 型芸

なく、 元の状態に保たれる。 以下順に制御ゲート 線 C G 3 、 C G 2 、 C G 1 に 高電位を与えて同様 にしてデータ書き込みを行う。

データ読出しは、選択された制御ゲート線にOV、それよりビット線側の制御ゲート線および選択ゲート線には5V程度の電位をあたえ、ビット級に1V程度の電位をあたえて、電流が流れるか否かを検出することにより行う。

こうしてこの実施例によれば、データ消去時、 P型ウェルでおよび基版1と同時に選択ゲート線 にも高低な印加することにより、選択ゲートト ランジスタのゲート絶録膜にかかる選界が緩和さ れる。したがって選択ゲートトランジスタのゲート た絶録膜がデータ消去の繰り返しにより特性 して破壊されることがなく、EEPROMの信頼 性が向上する。

 板1にVvcl)- Vsub ~18Vの高電位を印加し、同時に選択ゲート線SG1、SG2にも18Vの高電位を印加する。選択ゲート線SG1、SG2にも18Vの高電位を印加する点が従来の方式と にも18Vの高電位を印加する点が従来の方式と 異なる。これによりNANDセルを構成する全てのメモリトランジスタにおいて浮遊ゲートの電子がp型ウェルに放出され、しきい値が負方向に移動した消去状態が得られる。

適用することができる。

第 6 図はその様な N O R 型 E E P R O M に 本発明を適用した場合のデータ消去時の 延位関係を示している。 N O R 型では図示のように 1 個ずつのメモリトランジスタ Q S I I 、 Q S I 2 を介して ピットの は な 続き れて メモリセル が 構成 さ れる。 データ 線に 接続さ れて メモリセル が 構成 さ れる。 データ は と 時は、 制御ゲート線 C G II 、 C G I 2を O V と U、 P 型ウェルおよび n 型 接板に 高電位 V ve I I ー V sub ー 1 3 V を 印 加 する と 同時に 、 選択ゲート 線 S G I I 、 S G I 2 に も 高電位 1 8 V を 印 加 する。

この 灭絶例によっても、 選択ゲートトランジスクのゲート 絶殺 腰にかかる 電界が 緩和されて、信頼性が向上する。

ところで先のNANDセル型EEPROMの火 施例では、デーク消去はすべてのメモリトランジ スタのデークが消去される一括消去となっている。 しかし実際のEEPROM応用においては、デー 夕消去時セルアレイの一部については消去せずに 残すというブロック消去モードがあることが望ま

特開平3-295097(5)

れる。その様なブロック消去モードをとり入れた 実施例を次に説明する。

第7図は、先のNANDセル型EEPROMの 実施例でのメモリアレイ構成において、ブロック 消去モードでの各部の電位関係を示し、第8回は その様なモードを採用したデータ消去、書き込み および読出しの一連の動作のタイミング図を示し ている。第1回、第2回と比較して明らかなよう に、基本的な動作は先の実施例と同様であるが、 この実施例においては、消去したくない部分の制 御ゲートCG3には、p型ウェルおよび基板に与 える商者位18Vと同じ商者位を与えている。し たがって制御ゲート線CG3 に沿うメモリトラン ジスタにおいては、浮遊ゲートと基板間に高電界 がかかることがなく、浮遊ゲートからの電子放出 はない。これにより1本の制御ゲート線が例えば 1 ワード線を構成する場合には、1 ワード分のデ ータを残して他のデータが消去される。その後の データ書き込みおよび読出し動作は先の実施例と 変わらない。

ジスタのゲート絶縁視の破場を防止して信頼性向上を図ったEEPROMを得ることができる。

また本発明によれば、データ消出時に選択された制御ゲート鉄に所定の電位を与えることによって部分消去を可能としたEEPROMを得ることができる。

4. 図面の簡単な説明

第1図は本発明の一実施例のNANDセル型EEPROMのデータ消去時の電位関係を示す図、

第2図は同じくデータ消去、書き込みおよび読 出しの動作を説明するためのタイミング図、

第3図は一つのNANDセル部の平面図、

第4回および第5回はそれぞれ第3回のA — A ′ およびB — B′ 断面図、

第6図は他の実施例のNOR型EEPROMのデーク消去時の電位関係を示す図、

第7図は他の実施例のNANDセル型EEPR OMのデータ消去時の電位関係を示す図、

第8図は同じくデータ消去、書き込みおよび洗 出しの動作を説明するためのタイミング図である。 こうしてこの実施例によれば、制御ゲート様の 電位制御によって、プロック消去等の部分消去が 可能なEEPROMが得られる。

[発明の効果]


以上述べたように本発明によれば、データ消去時に選択ゲートトランジスクのゲート電極に所定の電位を与えることによって、選択ゲートトラン

M 1 ~ M 4 … メモリトランジスタ、 Q s 1. Q s 2 … 選択ゲートトランジスタ、 1 … n 型シリコン基版、 2 … p 型ウェル、 3 、 … ゲート 絶縁膜、 4 (4 、 ~ 4 。) … 深遊ゲート、 5 … 膨間絶縁膜、 6 (6 、 ~ 6 。) … 制御ゲート、 4 。 。 4 。 。 6 。 . 6 。 … が一ト電極、 8 ~ 1 0 … n 型層 (ソース、ドレイン拡散層)、 1 1 … C V D 絶縁膜、 1 2 … ピット線。

出類人代理人 弁理士 鈴江武彦

特別平 3-295097(6)

Vsub



Vc62

VcG3

VC64


VcG1

VBLI


VBL2

VsG1


VSG2




第 4 図



第 6 図







【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第4区分 【発行日】平成10年(1998)12月18日

【公開番号】特開平3-295097 【公開日】平成3年(1991)12月26日 【年通号数】公開特許公報3-2951 【出願番号】特願平2-95049 【国際特許分類第6版】

G11C 16/04

16/06

H01L 21/8247 27/115

29/788

29/792

[FI]

G11C 17/00 623 A

633 E

H01L 29/78 371 27/10 434

特許庁長官 荒 井 夷 光 股

阿

1. 事件の表示

特顯平 2- 95049号

2. 発明の名称

不抑發性半導体記憶裝置

3. 網正をする哲

事件との関係 特許出願人

(307) 株式会社 東芝

4. 代型人



- 5. 自 雅 辅 正
- 6. 補正により増加する請求項の数 22
- 7. 補正対象書類名
 - (1) 明 細 音
- 8. 植正对象項目名
 - (1) 特許請求の範囲
- 9. 補正の内容

特許請求の範囲を別紙の通り訂正する。



(1) 半導体基板上に絶縁限を介して<u>電荷管板圏</u>と制御ゲート屋が截層形成された少なくとも一つのメモリトランジスタと、<u>前記少なくとも一つのメモリトランジスタと</u>を有する不算発性半導体記憶装置において、

データ消失時、前記少なくとも一つのメモリトランジスタのうちデータ消去 を実行する選択メモリトランジスタの制動が一ト層を第1 電位にし、耐和選択メ モリトランジスタの電荷基軌層から電荷を抜くための半期体層を前記第1 電位と 異なる第2 電位にし、前記二つの選択ゲートトランジスタのゲート層を共に前記 第2 単位又は前記第1電位と前記算2 単位の間の中間電位にする

- ことを特徴とする不揮発性半導体記憶装置。
- (2) <u>前記第2年位及び前記中間電位は、それぞれ間核性であることを特徴とする効ま項1記載の不得発性半等体記憶装置。</u>
- (3) <u>所記二つの選択ゲートトランジスタは、前記少なくとも一つのメモリトランジスタの両端にそれぞれ一つずつ投稿されるものであることを特徴とする 請求項1</u>犯職の不押発性半導体記述装置。
- (4) <u>浮沙ゲート層と制御ゲート層を有する互いに直列技能された状数のメモリトランジスタと、</u>前記複数のメモリトランジスタの両端にそれぞれ一つずつ 症能される二つの深収ゲートトランジスタとを構える不体発情半等体記律数置に おいて、

データ消去時、前記複数のメモリトランジスタのうちデータ消去を実行する 選数メモリトランジスタの制御ゲート層を御1電位にし、前記選択メモリトラン ジスタの電荷書相層から無荷を抜くための半導体層を前記第1配位と異なる第2 電位にし、前記二つの選択ゲートトランジスタのゲート層を共に前記第2間位又 出前記第1電位と前記第2電位の間の中間電位にする

ことを特徴とする不押発性半導体配債装取。

(5) <u>存述ゲート周と制部ゲート階を有するメモリトランジスタと、前記メモリトランジスタの</u>所端にそれぞれ一つずつ接続される二つの選択ゲートトランジスタとを備える不保発性半野体記憶装置において、

データ消去時、阿記ノモリトランジスタの制弾ゲート層を第1 不位にし、前 記メモリトランジスタの電荷蓄積層から単荷を抜くための半身体層を前記第1 室 位と異なる第2 電位にし、前記二つの選択ゲートトランジスタのゲート層を共に <u></u> <u></u> <u></u> <u></u> <u></u> <u></u> <u></u> 加記第2 電位又は郵配第1 電位と順記第2 電位の間の中間堅抗にする</u>

ことを特徴とする不揮発性半導体配置装置。

- (6) 前記第2軍位及び前記中間電位は、それぞれ同概性であることを特徴 とする請求項4又は5記載の不揮発性半界体記算金属。
- (7) 前記中間電位は、デーク書き込み時に用いられる中間電位、高電位又 位外部電影電位に略等しいことを特徴とする請求項4又は5記載の不揮発性半導 体記は美値。
- (8) 前紀半郊休原は、半等休某板中のウェルであり、前記メモリトランジ スタ及び前記選択ゲートトランジスタは、同一のウェル内に形成されていること を特徴とする前求項4又は5記録の不爆発性半希体記憶装置。
- (9) 前記デ・ク消去時、前記半導体基板を前記第2階位にすることを特数とする詩來項8記録の不提及性半導体和保護面。
- (10) 前記二つの選択ゲートトランジスクの一方は、ビット線に接続され、 他方は、ソース線に接続され、かつ、前記ビット線に接続される選択ゲートトランジスタのチャネル提は、前記ソ ス線に接続される歪択ゲートトランジスタの チャネル長よりも長く投定されていることを特強とする前求項8記載の不達発性 半導体記憶装置。
- (11) 面記データ消去や、前記ビット線を前記第2条位にすることを特徴と する請求項10記載の不達発性半導体記憶数層。
- (1.2) 所紀浮遊ゲート層と前記ウェルの結合容泉は、前記浮遊ゲート層と前記列四ゲート舞の開合容泉に比べて小さく設定されていることを特徴とする結束 項8記載の不得念性半導体記憶装置。
- (13) 半導体基板上に絶縁膜を介して<u>電荷等減増</u>と制剤ゲート<u>層</u>が積厚形成された複数のメモリトランジスタを用いたセルアレイを育する不保免性半導体配 障装型において、

データ消去時、前記複数のメモリトランジスタのうちデータ消去を実行する

情裝置。

- (1.9) 前記半導体養は、半導体養板小のウェルであり、前記模数のメモリトランジスタとこの複数のメモリトランジスタの両端にそれぞれ・・・つずつ接続されるこつの選択ゲートトランジスタが同一のウェル内に形成されていることを特徴とする静水項1.5節載の不挑発性半導体記憶装置。
- (20) 前記データ消去時、前記半導体基板を前記第2倍位にすることを特徴 とする語次項19款載の不振発性半導体記憶器院。
- (21) 前記二つの選択ゲートトランジスタの一方は、ビット線に接続され、 他方は、ソース線に接続され、かつ、前記ビット線に接続される選択ゲートトランジスタのチャネル長は、前記ソース線に接続される選択ゲートトランジスタの チャネル長よりも長く設定されていることを特徴とする請求項19記載の不揮発 世半導体記憶整置。
- <u>【2.2】 前記データ消去時、前記ピット概を前記第2</u>電位にすることを特徴と する排来項21記録の不趣発性半等体影覧装置。
- (23) 前記浮遊ゲート財と前記ウェルの結合容量は、前記浮遊ゲート時と前 記割師ゲート用の結合容量に比べて小さく快定されていることを特徴とする対象 項19記載の不序充性半等体記憶装置。
- (2.4) 学導体扶板上に絶縁敗を介して浮速ゲート層と制期ゲート層が積層形 成された少なくとも一つのメモリトランジスタと、前記少なくとも一つのメモリ トランジスタに接続される二つの選択ゲートトランジスタとを有する不開発性学 退体記憶装置において、
- データ消去を実行する選択メモリトランジスクについて、制御ゲート局を含むメモリトランジスクの名配の田位か写遊ゲート局の報子を放出させる電的関係に設定されるデータ消去時、前記二つの選択ゲートトランジスタのゲート電極の田位が共にその買下の絶縁関にかかる電界を弱める所定の値にされることを特徴とする不即発性半期体記句装置。
- (2.5) 前紀二つの選択ゲートトランジスタは、筋紀少なくとも一つのメモリトランジスタの両端にそれぞれ一つずつ接続されるものであることを特徴とする 弱速項2.4 記載の不煉発性半導体記憶装置。

選択メモリトランジスタの制第ゲート極を第1窓位にし、前紀選択メモリトランジスタの電育電積程から電荷を抜くための学界化層を前記第1 保位と異なる第2 壁位にし、前記物歌のメモリトランジスタのうちデータ消去を実行しない非選択 メモリトランジスタの制闘ゲート層を削記第2電位又は前記第1電位と附近第2 延位の間の中間遠位にし、かつ、

施記半導体層を前記第2常位にするタイミング及び耐乱炸選択メモリトラン ジスタの制例ケート層を前配第2端位又は前記中間電位にするタイミングは、実 質的に同じてある

ことを特徴とする不揮発性半導体記憶装置。

- (14) 前記第2時位及び前記中間電位は、それぞれ阿板性であることを特徴とする請求項13記載の不無難性半導体記憶装置。
- (15) 浮遊ゲート層と制御ゲート層を有する互いに直列契款された複数のメ モリトランジスタを構える不解死性半導体配位変数において、

データ消去時、前記点数のメモリトランジスタのうちデータ消去を実行する 選択メモリトランジスタの制型ゲート層を第1電位にし、前記選択メモリトラン ジスタの電視審積層から電荷を挟くための半尋体用を前記第1電位と異なる第2 電位にし、前記複数のメモリトランジスタのうちデータ消去を実行しない非選択 メモリトランジスタの制御ゲート層を前記第2電位又は前記第1電位と前記第2 電位の間の中間電位にし、かつ。

<u>前記半導体圏を簡配第2</u> 電位にするタイミング及び前記非選択メモリトラン ジスタの制御ゲート層を前記第2 電位又は前記中間電位にするタイミングは、実 型的に同じである

ことを特徴とする不押発性半導体記位装置。

- (1.5) 前記第2程位及び前記中間電位は、それぞれ同極性であることを特徴 とする決定項1.5記載の不実発性半導体配位装置。
- (17) 前記第2 重位校び前記中間電位は、共尺正の承位であることを特徴と する商水項16 記載の不揮発性半導体配置装置。
- (18) 前記中間電位は、データ要き込み時に用いられる中間電位、高無位又 は外部電源電位に略等しいことを特徴とする誇来項15記載の不揮発性半導体記

(26) 学界体基板上に絶容額を介して浮速ゲート層と制効ゲート層が積弱形成された複数のメモリトランジスタを用いたセルアレイを有する不頻繁性半導体 と環接層において、

データ海太を実行する選択メモリトランジスタについて、制御ゲート層を含むメモリトランジスタの各部の単位が汚遊ゲート層の電子を放出させる第一単位 関係に設定されるデータ消去は、データを消去したくないメモリトランジスタに ついては、参節ゲート層が研記を決メモリトランジスタとは異なる所定電位とされて、メモリトランジスタの各部の電位が浮遊ゲートから実質的に電子が致出されない第二項位関係に設定され、かつ。

<u>前記メモリトランジスタの各部は、それぞれ時间一のタイミングで前に第一 及び第二軍位関係に限定されることを特徴とずる不標準性半導体記憶装置。</u>

(27) 半導体基板上に絶撃機を介して浮遊ゲート層と都がゲート層が観層形成された少なくとも一つのメモリトランジスタと、前尾少なくとも一つのメモリトランジスタとを有する不揮奏性半導体配位装置において、

データ消去を実行する異視メモリトランジスタについて、向側ゲート層を含むメモリトランジスタの各部の電位が浮遊ゲート層の電子を放出させる第一電位 座底に設定されるデータ州立時、前記二つの選択ゲートトランジスタのゲート電 毎の電位が共にその直下の地裂境にかかる電界を弱める所定値に設定され、デー タを消去したくないメモリトランジスタについては、制割ゲート層が前記選択メ モリトランジスタとは異なる所属電位とされて、メモリトランジスタの各部の電 位が浮遊ゲートから実質的に電子が放出されない第二電が関係に設定され。

<u>的記メモリトランジスケの各部は、それぞれ時間一のタイミングで前記第一</u> 及び第二電位関係に投電されることを特徴とする不準条性半導体記憶装置。